6.2. Узел ЛОГ
6.2.1. Узел ЛОГ предназначен для формирования логики работы реле АЧР-A, АЧР-B, АЧР-C, ЧАПВ-A, ЧАПВ-B, устройства D, для формирования уставок по времени перечисленных устройств и для индикации срабатывания выходных реле.
Входными сигналами узла ЛОГ являются выходные сигналы узла ИЧ и напряжения питания +12 В, +5 В.
Выходными сигналами узла ЛОГ являются напряжения управления выходными реле.
6.2.2. В состав узла ЛОГ входят:
6.2.3. Назначение перемычек, устанавливаемых на соединителях X4 - X22 узла ЛОГ:
Таблица 2
Выходное реле |
Функция | |||
АЧР-A непрерывно |
АЧР-A импульсно |
АЧР-B непрерывно |
АЧР-B импульсно |
|
АЧР-A | 6-4 | 6-5 | 1-2 | 1-3 |
АЧР-B | 12-10 | 12-11 | 7-8 | 7-9 |
Для запрета выдержки времени на входы R (выводы 7 и 15 элементов D9.1, D9.2) подаётся логический ноль, при этом на всех выходах счётчика D9 присутствуют логические нули, на выход схемы через установленные перемычки поступает логический ноль. Для разрешения выдержки времени на входы R подаётся логический ноль, счётчики D9.1, D9.2 начинают подсчёт количества импульсов, поступающих на вход CE микросхемы D9.1. Если во время выдержки
Таблица 3 Установка перемычек узла ЛОГ аппаратуры АЧРМ
№ |
Режим | X4 | X8 | X9 | X14 | X15 | X16 | X19 | |||
1 или 2 |
3 | 1 или 2 |
1 или 2 |
1 | 2 | 1 или 2 или 3 |
1-3 или 3-4 |
1-2 или 2-4 |
|||
1 | АЧР-A: срабатывание от F < FАЧР-A в течение времени tАЧР-A; возврат от срабатывания ЧАПВ-A (при F > FЧАПВ-A в течение времени tЧАПВ-A); запрет срабатывания АЧР-A от устройства D, используемого в качестве реле скорости снижения частоты; сброс реле скорости снижения частоты от F > FЧАПВ-A | 1 | + | 1 | 1 | Н | 1 | ||||
2 | АЧР-A: срабатывание от F < FАЧР-A в течение времени tАЧР-A; возврат от срабатывания ЧАПВ-A (при F > FЧАПВ-A в течение времени tЧАПВ-A); запрет срабатывания АЧР-A от устройства D, используемого в качестве реле скорости снижения частоты; сброс реле скорости снижения частоты от F > FD | 1 | + | 1 | 1 | Н | 2 | ||||
3 | АЧР-A: срабатывание от F < FАЧР-A в течение времени tАЧР-A; возврат от срабатывания ЧАПВ-A (при F > FЧАПВ-A в течение времени tЧАПВ-A); запрет срабатывания АЧР-A от размыкания цепи, включенной между контактами X4:1 (ЗАПР. АЧР-A) и X4:3 (минус 12 В) аппаратуры АЧРМ | 2 | |||||||||
4 | АЧР-A: срабатывание от F < FАЧР-A в течение времени tАЧР-A; возврат от срабатывания ЧАПВ-A (при F > FЧАПВ-A в течение времени tЧАПВ-A); запрет срабатывания АЧР-A от замыкания цепи, включенной между контактами X4:1 (ЗАПР. АЧР-A) и X4:3 (минус 12 В) аппаратуры АЧРМ | Н | |||||||||
5 | АЧР-B: срабатывание от F < FАЧР-B в течение времени tАЧР-B; возврат от срабатывания ЧАПВ-A (при F > FЧАПВ-A в течение времени tЧАПВ-A) | Н | |||||||||
6 | АЧР-B: срабатывание от F < FАЧР-B в течение времени tАЧР-B; возврат от срабатывания ЧАПВ-B (при F > FЧАПВ-B в течение времени tЧАПВ-B) | + | 1-3 | ||||||||
7 | АЧР-B: срабатывание от F < FАЧР-B в течение времени tАЧР-B; возврат от срабатывания устройства D, используемого в качестве ЧАПВ-C (при F > FD в течение времени tD) | Н | Н | 2 | + | 3-4 | |||||
8 | АЧР-C: срабатывание от F < FАЧР-C в течение времени tАЧР-C; возврат от срабатывания ЧАПВ-B (при F > FЧАПВ-B в течение времени tЧАПВ-B) | Н | 1-2 | ||||||||
9 | АЧР-C: срабатывание от F < FАЧР-C в течение времени tАЧР-C; возврат от срабатывания устройства D, используемого в качестве ЧАПВ-C (при F > FD в течение времени tD) | Н | Н | 2 | + | 2-4 | |||||
10 | АЧР-C: срабатывание от F < FАЧР-C в течение времени tАЧР-C; возврат от срабатывания устройства D, используемого в качестве ЧАПВ-C (для ЧАПВ-C срабатывание от F > FD в течение времени tD; нет возврата от входного измеряемого сигнала) | Н | Н | 2 | + | Н | 2-4 | ||||
11 | АЧР-C: срабатывание от F < FАЧР-C в течение времени tАЧР-C; возврат от срабатывания устройства D, используемого в качестве ЧАПВ-C (для ЧАПВ-C срабатывание от F > FD в течение времени tD; возврат от F < FD) | Н | Н | 2 | + | 2 | 2-4 | ||||
12 | АЧР-C: срабатывание от F < FАЧР-C в течение времени tАЧР-C; возврат от срабатывания устройства D, используемого в качестве ЧАПВ-C (для ЧАПВ-C срабатывание от F > FD в течение времени tD; возврат от F < FD; возврат от сигнала блокировки (то есть от пропадания входного измеряемого сигнала); безусловный сброс (независимо от частоты входного измеряемого сигнала) при замыкании входов аппаратуры АЧРМ X5:4 (СБРОС D) и X5:3 (минус 12 В)) | Н | Н | 2 | + | 3 | 2-4 | ||||
13 | АЧР-C: срабатывание от F < FАЧР-C в течение времени tАЧР-C; нет возврата от ЧАПВ | Н | |||||||||
14 | АЧР-D: в качестве АЧР-D используется устройство D; срабатывание от F < FD в течение времени tD; нет возврата от ЧАПВ | + | 2 или Н | Н | + | Н |
Продолжение табл. 3
№ |
Режим | X4 | X8 | X9 | X14 | X15 | X16 | X19 | |||
1 или 2 |
3 | 1 или 2 |
1 или 2 |
1 | 2 | 1 или 2 или 3 |
1-3 или 3-4 |
1-2 или 2-4 |
|||
15 | АЧР-D: в качестве АЧР-D используется устройство D; срабатывание от F < FD в течение времени tD; возврат от F > FЧАПВ-A | + | 2 или Н | Н | + | 1 | |||||
16 | АЧР-D: в качестве АЧР-D используется устройство D; срабатывание от F < FD в течение времени tD; возврат от F > FD | + | 2 или Н | Н | + | 2 | |||||
17 | АЧР-D: в качестве АЧР-D используется устройство D; срабатывание от F < FD в течение времени tD; возврат от F > FD; возврат от сигнала блокировки (то есть от пропадания входного измеряемого сигнала) | + | 2 или Н | Н | + | 3 | |||||
18 | АЧР-D: в качестве АЧР-D используется устройство D; срабатывание от F < FD в течение времени tD; возврат от F > FD; возврат от сигнала блокировки (то есть от пропадания входного измеряемого сигнала); безусловный сброс (независимо от частоты входного измеряемого сигнала) при замыкании входов аппаратуры АЧРМ X5:4 (СБРОС D) и X5:3 (минус 12 В) | + | 2 или Н | 2 | + | 3 | |||||
19 | ЧАПВ-A: разрешается работа после срабатывания АЧР-A; срабатывание от F > FЧАПВ-A в течение времени tЧАПВ-A | Н | |||||||||
20 | ЧАПВ-A: разрешается работа после срабатывания АЧР-A или после срабатывания АЧР-B; срабатывание от F > FЧАПВ-A в течение времени tЧАПВ-A | + | |||||||||
21 | ЧАПВ-B: разрешается работа после срабатывания АЧР-B; срабатывание от F > FЧАПВ-B в течение времени tЧАПВ-B | + | 1-3 | ||||||||
22 | ЧАПВ-B: разрешается работа после срабатывания АЧР-C; срабатывание от F > FЧАПВ-B в течение времени tЧАПВ-B | Н | 1-2 | ||||||||
23 | ЧАПВ-C: в качестве ЧАПВ-C используется устройство D; срабатывание от F > FD в течение времени tD; нет возврата от входного измеряемого сигнала | Н | 2 или Н | 2 | + | Н | |||||
24 | ЧАПВ-C: в качестве ЧАПВ-C используется устройство D; срабатывание от F > FD в течение времени tD; возврат от F < FD | Н | 2 или Н | 2 | + | 2 | |||||
25 | ЧАПВ-C: в качестве ЧАПВ-C используется устройство D; срабатывание от F > FD в течение времени tD; возврат от F < FD; возврат от сигнала блокировки (то есть от пропадания входного измеряемого сигнала); безусловный сброс (независимо от частоты входного измеряемого сигнала) при замыкании входов аппаратуры АЧРМ X5:4 (СБРОС D) и X5:3 (минус 12 В) | Н | 2 или Н | 2 | + | 3 | |||||
26 | Реле повышения частоты: в качестве реле повышения частоты используется устройство D; срабатывание от F > FD в течение времени tD; возврат от F < FD; возврат от сигнала блокировки (то есть от пропадания входного измеряемого сигнала) | Н | 2 или Н | Н | + | 2 или3 | |||||
27 | Реле повышения частоты: в качестве реле повышения частоты используется устройство D; срабатывание от F > FD в течение времени tD; нет возврата от входного измеряемого сигнала | Н | 2 или Н | Н | + | Н |
Примечание. В табл. 3 приняты условные обозначения: + - перемычка установлена; Н - перемычка не установлена
на входы R хотя бы кратковременно поступает логическая единица, то есть не соблюдаются условия срабатывания соответствующего устройства (например, для АЧР это соответствует кратковременному повышению частоты выше частоты АЧР), счётчики сбрасываются и после восстановления условий отсчёт времени начинается сначала. Логическая единица на выходе схемы появляется, когда на всех выходах D9.1, D9.2, соответствующих установленным перемычкам, появляются логические единицы, то есть тогда, когда счётчик D9 досчитает до числа, набранного перемычками в двоичном коде (установленная перемычка соответствует единице в двоичном числе).
Если не установлена ни одна перемычка, на выходе схемы постоянно имеется логическая единица, что соответствует постоянному срабатыванию схемы выдержки времени независимо от входных сигналов, поэтому во всех схемах формирования уставок по времени ДОЛЖНА БЫТЬ УСТАНОВЛЕНА ХОТЯ БЫ ОДНА ПЕРЕМЫЧКА, то есть невозможно установить нулевую задержку.
Таким образом, в зависимости от установленных перемычек, задержка срабатывания схем может составлять от 3 до 257 периодов частоты, поступающей на вход CE первой микросхемы соответствующего счётчика.
Поскольку сигнал разрешения поступает на входы R асинхронно с входной частотой, ошибка выдержки времени может колебаться в пределах от нуля до минус одного периода входной частоты.
Уставки по времени какого-либо из устройств от могут лежать в пределах:
Установка перемычек на соединителях X10, X11, X12, X13, X17, X18 в зависимости от необходимого коэффициента К приведена в табл. 2 приложения.
6.2.5. Сигналы от внешних “сухих” контактов поступают на устройства узла ЛОГ через 7 одинаковых формирующих цепей. Например: цепь "ЗАПРЕТ АЧР-А" (X1:А10,Б10) состоит из нагрузочного резистора R1, обеспечивающего ток через замкнутые внешние контакты 10 мА и напряжение на разомкнутых внешних контактах 24 В, ограничительного резистора R9, помехоподавляющего конденсатора С1 и защитных диодов V1, V8. Выходы цепей возврата АЧР-А, АЧР-В, АЧР-С через диоды V14, V16, V17 подключены к переключателю S1 "ВОЗВРАТ АЧР", расположенному на лицевой панели узла ЛОГ.
6.2.6. Устройства АЧР-A, АЧР-B, АЧР-C выполнены по аналогичным схемам. Выходами устройств являются соответственно выходы триггеров D6.2, D6.3, D6.4.
Рассмотрим работу устройств АЧР на примере схемы АЧР-A, состоящей из суммирующего коммутатора D2.2, D9, V22 - V29, X10, R25, триггера типа RS D6.2, формирователя возврата D7.1 и формирователя запрета D4.1, V19, R19. На управляющие входы 9 (EX) коммутаторов D2, D5 и на их информационные входы Y поступает логическая единица с резистора R8, разрешая передачу сигналов со входов X коммутаторов на их выходы. На управляющие входы 14 (EY) коммутаторов D2, D5 в нормальном состоянии поступает логический ноль (блокировка отсутствует); при появлении логической единицы в цепи блокировки на выходах всех коммутаторов появляется логическая единица, которая сбрасывает все счётчики задержки. С помощью замыкающих контактов, подключаемых между контактами X3:15 (“ИМ СЧ”) и X3:16 (“ОБЩ”) на лицевой панели узла ЛОГ все счётчики принудительно запускаются, что даёт возможность точно измерить время задержки каждого из устройств.
В нормальном состоянии (при отсутствии запрета АЧР-A) на выходе 04 микросхемы D4.1 логический ноль. При появлении логического нуля на входе узла “F < АЧР-A” (контакты X2:А13,Б13 узла ЛОГ) на выходе 10 микросхемы D.2.2 также логический ноль и счётчик D9 запускается, начиная отсчёт времени задержки АЧР-A. При достижении заданного времени на выходе схемы задержки АЧР-A появляется логический ноль, счётчик D9 самоблокируется и на выходе триггера D6.2 устанавливается логическая единица.
При появлении сигнала запрета работы устройства АЧР-A на выходе элемента D4.1 появляется логическая единица и отсчёт времени задержки прекращается. Сигнал запрета не влияет на состояние триггера D6.2, то есть на состояние устройства после срабатывания АЧР-A.
При появлении логического нуля на входе 12 микросхемы D7.1 (при срабатывании ЧАПВ-A) или на входе 13 микросхемы D7.1 (при замыкании внешних контактов) на выходе 11 микросхемы D7.1 появляется логическая единица и триггер D6.2 сбрасывается в исходное состояние.
Это происходит только при наличии на входе 14 микросхемы D6.2 логического нуля (то есть если измеряемая частота меньше уставки FАЧР-A), в противном случае возврата АЧР-A не происходит.
Устройства АЧР-B и АЧР-C выполнены аналогично и отличаются только отсутствием формирователя запрета.
6.2.7. Рассмотрим работу аналогичных устройств ЧАПВ-A и ЧАПВ-B на примере схемы ЧАПВ-A, состоящей из формирователя D3.1, D5.1, счётчика D16, V55 - V62, X17, R36, логики D18, D19.1, счётчика D21, V78 - V81, X21, R61, триггера типа RS D22.1.
При поступлении сигнала “F > ЧАПВ-А” (контакты X2:А10,Б10 узла ЛОГ) и отсутствии сигнала СБРОС ЧАПВ на входах 5 и 6 микросхемы D3.1 имеются логические единицы, на выходе 13 микросхемы D5.1 логический ноль и счётчик D16 начинает считать импульсы, поступающие на вход CE микросхемы D16.1. При достижении заданного времени счёта на входе 9 микросхемы D18.1 появляется логическая единица. Если перед этим было срабатывание соответствующей АЧР и в настоящий момент эта АЧР ещё не сброшена, на входе 8 микросхемы D18 также логическая единица и на выходе 10 микросхемы D18.1 логический ноль. В исходном состоянии на выходе 3 элемента D18.2, совместно с D19.1 образующего RS триггер, присутствует логический ноль, на выходе D19.1 - логическая единица. При появлении логического нуля на входе 2 микросхемы D18.2 RS триггер меняет своё состояние и логический ноль с выхода 13 микросхемы D19.1 производит возврат соответствующей АЧР. На выходе 11 микросхемы D18.3 появляется логический ноль и счётчик D21 начинает считать импульсы, поступающие на вход CE счётчика D21.1. Через 0.5 с после возврата АЧР на выходе 3 счётчика D21.1 появляется логическая единица и на выходе триггера D22.1 появляется логическая единица, вызывающая срабатывание выходного реле узла ВР и свечение индикатора “ОЧЕР. A” узла ЛОГ. Если до окончания времени очереди ЧАПВ-A, определяемого перемычками на соединителе X21, произойдет снижение частоты ниже FЧАПВ-A, счётчик D16 сбросится, на выходе D18.3 появится логическая единица и сбросятся счетчик D21 и триггер D22.1. Однако при этом состояние триггера D18.2, D19.1 не изменится и при повышении частоты выше FЧАПВ-A произойдет повторный отсчет времени задержки и времени очереди ЧАПВ. При достижении счетчиком очереди ЧАПВ D21 установленного числа на входе 10 микросхемы D19.1 появляется логический ноль и происходит сброс ЧАПВ-А. Сброс происходит также при замыкании внешних контактов или при снижении частоты ниже FАЧР-B.
6.2.8. Устройство D состоит из схемы управления D2.5, D3.3, D4.2, D6.1, X9, V21, R20, X16, V64, R35, счётчика D13, V46 - V53, X13, R32, логики скорости D12.2, R34, триггера D8.2 и в зависимости от режима (см. табл. 3) функционирует следующим образом:
6.2.9. Схема формирования импульсной АЧР-A представляет из себя дифференцирующую цепь C16, R38, V73, подключенную к выходу устройства АЧР-A, и буферный элемент D4.5. При появлении на выходе АЧР-A логической единицы на выходе D4.5 формируется импульс логической единицы, длительность которого определяется элементами C16, R38. Импульс АЧР-B формируется аналогичной схемой.
Выходы устройств АЧР-A, АЧР-B и формирователей импульсных АЧР через перемычки соединителя X20 и диоды V74 - V77 поступают на соответствующие входы схем индикации и управления выходными реле.
6.2.10. Делитель частоты предназначен для получения из импульсов с периодом 10 мс импульсов с периодом 0.5 с. Счетчики D1.1, D1.2 совместно с элементами V18, V20, R21 образуют делитель частоты на 50. С выхода 12 элемента D1.2 сигнал с периодом 0.5 с поступает на входы счетчиков задержек и входы устройства индикации.
6.2.11. Устройство индикации выполнено на элементах D8.1, D12.1, D14, D15, D22.3, D22.4, D24 - D27, H1 - H9, R66 - R74 и предназначено для индикации состояния устройств узла ЛОГ в настоящее время и срабатывания их в прошлом. Триггер D8.1 формирует прямоугольный сигнал с частотой 1 Гц. На выходе 10 микросхемы D12.1 формируются импульсы логической единицы с периодом 1 с и длительностью 140 мс для входов разрешения "Y" суммирующих коммутаторов D14, D15. Сигнал с выхода 6 микросхемы D12.1 через буферный элемент D26.1 поступает на индикатор H1 и вызывает его мигание с частотой 1 Гц и длительностью 0.5 с, сигнализирующий о нормальной работе формирователей тактовых частот (по этому индикатору удобно также отсчитывать большие интервалы времени, например, уставки по времени ЧАПВ). При поступлении сигнала блокировки свечение H1 прекращается.
Рассмотрим работу устройства на примере схемы индикации АЧР-А.
При срабатывании АЧР-А на входах 4 микросхемы D24.2 и 15 микросхемы D14.2 появляется логическая единица и на выходе триггера D24.2 устанавливается логическая единица. На выходе D14.2 логическая единица и через буферный элемент D26.2 зажигается индикатор H2. После возврата АЧР-A на входе 15 микросхемы D14.2 логический ноль, а на вход 1 продолжает поступать логическая единица с выхода триггера D24.2. Так как на вход 14 микросхемы D14 поступают импульсы с выхода D12.1, индикатор начинает мигать с частотой 1 Гц, индицируя срабатывание реле АЧР-A в прошлом. Сброс триггера D24.2 происходит при нажатии переключателя S2 "СБРОС ИНД" на лицевой панели узла ЛОГ. С помощью элементов C17, V86, R63 происходит автоматический сброс всех триггеров индикации при включении питания. Схемы индикации АЧР-B, АЧР-C, D, ЧАПВ-A, ЧАПВ-B работают аналогично.
Схема индикации очереди ЧАПВ-A выполнена на элементах D25.1, D27.2, H7, R72. Если при отсчете времени очереди частота снизится ниже уставки FЧАПВ-A, на обоих входах D25.1 логический ноль, на его выходе логическая единица и через инвертор D27.2 загорается индикатор H7. Схема индикации очереди ЧАПВ-B работает аналогично.
6.2.12. Устройство управления выходными реле содержит семь одинаковых схем, выполненых на элементах VT1 - VT14, R39 - R45, R47 - R60. При подаче на один из входов устройства логической единицы соответствующая пара транзисторов открывается, что вызывает появление тока в обмотке выходного реле.
Никто пока не комментировал эту страницу.