Узел ЛОГ

6.2. Узел ЛОГ

6.2.1. Узел ЛОГ предназначен для формирования логики работы реле АЧР-A, АЧР-B, АЧР-C, ЧАПВ-A, ЧАПВ-B, устройства D, для формирования уставок по времени перечисленных устройств и для индикации срабатывания выходных реле.

Входными сигналами узла ЛОГ являются выходные сигналы узла ИЧ и напряжения питания +12 В, +5 В.

Выходными сигналами узла ЛОГ являются напряжения управления выходными реле.

6.2.2. В состав узла ЛОГ входят:

• делитель частоты на микросхеме D1;
• схема АЧР-A на элементах D2.2, D4.1, D6.2, D7.1, D9;
• схема АЧР-B на элементах D2.3, D6.3, D7.2, D10;
• схема АЧР-C на элементах D2.4, D6.4, D7.3, D11;
• схема ЧАПВ-A на элементах D3.1, D5.1, D16, D18, D19.1, D21, D22.1;
• схема ЧАПВ-B на элементах D3.2, D5.2, D17, D19.2, D20, D22.2, D23;
• устройство D на элементах D2.5, D3.3, D4.2, D6.1, D8.2, D12.2, D13;
• схема формирования импульсных АЧР на элементах D4.3, D4.4;
• схема индикации на элементах D8.1, D12.1, D14, D15, D22.3, D22.4, D24 - D27;
• схема управления выходными реле на транзисторах VT1 - VT14.

6.2.3. Назначение перемычек, устанавливаемых на соединителях X4 - X22 узла ЛОГ:

• X4:1 - при установленной перемычке запрет АЧР-A от устройства D (в режиме реле скорости снижения частоты);
• X4:2 - при установленной перемычке запрет АЧР-A от размыкания внешних контактов (подключенных между контактами аппаратуры АЧРМ X4:1 “ЗАПРЕТ АЧР-A” и X4:3 “-12 В”);
• недопустима одновременная установка перемычек между контактами X4:1 и X4:2; при снятии обеих перемычек запрет АЧР-A от замыкания внешних контактов (подключенных между контактами аппаратуры АЧРМ X4:1 “ЗАПРЕТ АЧР-A” и X4:3 “-12 В”);
• X4:3 - при установленной перемычке запуск устройства D от снижения частоты входного измеряемого сигнала ниже уставки FD (режимы АЧР-D, реле скорости снижения частоты), при снятой перемычке запуск устройства D от повышения частоты входного измеряемого сигнала выше уставки FD режимы ЧАПВ-C, реле повышения частоты);
• X5, X6, X7 - диапазоны уставок по времени соответственно АЧР-A, АЧР-B, АЧР-C; при установленной перемычке в пределах от 90 мс до 2630 мс с дискретностью 10 мс, при снятой перемычке - от 0.5 с до 127.5 с с дискретностью 0.5 с;
• X8:1 - при установленной перемычке диапазон уставок по времени устройства D составляет от 3 до 257 периодов входной измеряемой частоты с дискретностью 1 период;
• X8:2 - при установленной перемычке диапазон уставок по времени устройства D составляет от 90 мс до 2630 мс с дискретностью 10 мс;
• недопустима одновременная установка перемычек между контактами X8:1 и X8:2; при снятии обеих перемычек диапазон уставок по времени устройства D составляет от 0.5 с до 127.5 с с дискретностью 0.5 с;
• X9:1 - при установленной перемычке режим реле скорости снижения частоты;
• X9:2 - при установленной перемычке режим ЧАПВ-C;
• недопустима одновременная установка перемычек между контактами X9:1 и X9:2; при снятии обеих перемычек режимы АЧР-D, реле повышения частоты;
• X10, X11, X12, X13 - уставки по времени соответственно АЧР-A, АЧР-B, АЧР-C, устройства D;
• X14:1 - при снятой перемычке разрешение ЧАПВ-A только при сработавшем (и не сброшенном) АЧР-A; при установленной перемычке разрешение ЧАПВ-A при сработавшем (и не сброшенном) АЧР-A или АЧР-В;
• X14:2 - при снятой перемычке разрешение ЧАПВ-A только при сработавшем (и не сброшенном) АЧР-C; при установленной перемычке разрешение ЧАПВ-A при сработавшем (и не сброшенном) АЧР-В;
• X15 - при снятой перемычке режим реле скорости снижения частоты; при установленной перемычке режимы АЧР-D, ЧАПВ-C, реле повышения частоты;
• X16:1 - при установленной перемычке сброс устройства D при повышении входной измеряемой частоты выше уставки FЧАПВ-A;
• X16:2 - при установленной перемычке X16:2 и установленной перемычке X4:3 сброс устройства D при повышении входной измеряемой частоты выше уставки FD; при установленной перемычке X16:2 и снятой перемычке X4:3 сброс устройства D при снижении входной измеряемой частоты ниже уставки FD;
• X16:3 - то же, что и X16:2, и возврат ещё и от сигнала блокировки (то есть при уменьшении напряжения входного измеряемого сигнала ниже заданного порога или при уменьшении выходного напряжения источника питания 12 В ниже заданного порога); при установленной перемычке X16:3 и установленной перемычке X9:2 ещё и безусловный сброс устройства D при замыкании контактов аппаратуры АЧРМ X5:4 “СБРОС D” и X5:3 “-12 В”;
• недопустима одновременная установка более одной перемычки на соединителе X16 узла ЛОГ;
• X17, X18 - уставки по времени соответственно ЧАПВ-A, ЧАПВ-B;
• X19 - режимы возвратов АЧР от ЧАПВ:
• 1-3 - возврат АЧР-B от ЧАПВ-B;
• 3-4 - возврат АЧР-B от ЧАПВ-C;
• 1-2 - возврат АЧР-C от ЧАПВ-B;
• 2-4 - возврат АЧР-C от ЧАПВ-C;
• при неустановленных перемычках возврат АЧР-B от ЧАПВ-A, нет возврата АЧР-С от ЧАПВ;
• X20 - режимы работы выходных реле АЧР-A и АЧР-B (приведены в табл. 2):

Таблица 2

• Недопустима установка перемычек 2-4, 3-5, 8-10, 9-11; остальные перемычки соединителя X20 могут устанавливаться в любых сочетаниях. Например, если необходимо, чтобы выходное реле АЧР-A работало по схеме “ИЛИ” непрерывно от устройств АЧР-A или АЧР-B, а выходное реле АЧР-B работало только от импульсного срабатывания устройства АЧР-B, необходимо установить перемычки 6-4, 1-2, 7-9;
• X21, X22 - время очереди соответственно ЧАПВ-A и ЧАПВ-B; время очереди определяется суммой чисел, установленных перемычками соединителей X21, X22: перемычка 1 - 2 с, перемычка 2 - 4 с, перемычка 3 - 8 с, перемычка 4 - 16 с; недопустимо отсутствие всех перемычек;
• X23 - подключение выходного реле D узла ВР и индикатора “УСТ. D” узла ЛОГ к выходу устройства D.
• Допустимые режимы работы аппаратуры АЧРМ в зависимости от перемычек, устанавливаемых в узле ЛОГ, описаны в табл. 3.
• 6.2.4. В основу устройств АЧР-A, АЧР-B, АЧР-C, ЧАПВ-A, ЧАПВ-B, устройства D положены одинаковые схемы формирования уставок по времени. Рассмотрим работу этих схем на примере схемы задержки срабатывания АЧР-A, состоящей из элементов D9.1, D9.2, диодов V22 - V29, резистора R25 и перемычек, устанавливаемых на соединителе X10. Входами схемы являются входы R элементов D9.1, D9.2 (разрешение/запрет) и вход CE элемента D9.1 (тактовые импульсы); выходом схемы является точка объединения контактов X10 и резистора R25.

Для запрета выдержки времени на входы R (выводы 7 и 15 элементов D9.1, D9.2) подаётся логический ноль, при этом на всех выходах счётчика D9 присутствуют логические нули, на выход схемы через установленные перемычки поступает логический ноль. Для разрешения выдержки времени на входы R подаётся логический ноль, счётчики D9.1, D9.2 начинают подсчёт количества импульсов, поступающих на вход CE микросхемы D9.1. Если во время выдержки

Таблица 3 Установка перемычек узла ЛОГ аппаратуры АЧРМ

Продолжение табл. 3

Примечание. В табл. 3 приняты условные обозначения: + - перемычка установлена; Н - перемычка не установлена

на входы R хотя бы кратковременно поступает логическая единица, то есть не соблюдаются условия срабатывания соответствующего устройства (например, для АЧР это соответствует кратковременному повышению частоты выше частоты АЧР), счётчики сбрасываются и после восстановления условий отсчёт времени начинается сначала. Логическая единица на выходе схемы появляется, когда на всех выходах D9.1, D9.2, соответствующих установленным перемычкам, появляются логические единицы, то есть тогда, когда счётчик D9 досчитает до числа, набранного перемычками в двоичном коде (установленная перемычка соответствует единице в двоичном числе).

Если не установлена ни одна перемычка, на выходе схемы постоянно имеется логическая единица, что соответствует постоянному срабатыванию схемы выдержки времени независимо от входных сигналов, поэтому во всех схемах формирования уставок по времени ДОЛЖНА БЫТЬ УСТАНОВЛЕНА ХОТЯ БЫ ОДНА ПЕРЕМЫЧКА, то есть невозможно установить нулевую задержку.

Таким образом, в зависимости от установленных перемычек, задержка срабатывания схем может составлять от 3 до 257 периодов частоты, поступающей на вход CE первой микросхемы соответствующего счётчика.

Поскольку сигнал разрешения поступает на входы R асинхронно с входной частотой, ошибка выдержки времени может колебаться в пределах от нуля до минус одного периода входной частоты.

Уставки по времени какого-либо из устройств от могут лежать в пределах:

1. от 90 мс до 2630 мс с дискретностью 10 мс; время уставки вычисляется по формуле
   t = 80 мс + К × 10 мс,
   где 80 мс - задержка срабатывания, обусловленная задержкой фильтров узла ИЧ и выходных формирователей узла ИЧ, обеспечивающих усреднение результатов сравнения за три периода измеряемого сигнала; К - двоичное число, набираемое перемычками соответствующего соединителя;
2. от 0.5 с до 127.5 с с дискретностью 0.5 с; время уставки вычисляется по формуле
   t = К × 500 мс,
   где К - двоичное число, набираемое перемычками соответствующего соединителя;
3. от 3 до 257 периодов измеряемой частоты с дискретностью 1 период; время уставки вычисляется по формуле
4. t = (К + 2) периодов измеряемой частоты,
   где К - двоичное число, набираемое перемычками соответствующего соединителя; два добавочных периода обусловлены выходными формирователями узла ИЧ.

Установка перемычек на соединителях X10, X11, X12, X13, X17, X18 в зависимости от необходимого коэффициента К приведена в табл. 2 приложения.

6.2.5. Сигналы от внешних “сухих” контактов поступают на устройства узла ЛОГ через 7 одинаковых формирующих цепей. Например: цепь "ЗАПРЕТ АЧР-А" (X1:А10,Б10) состоит из нагрузочного резистора R1, обеспечивающего ток через замкнутые внешние контакты 10 мА и напряжение на разомкнутых внешних контактах 24 В, ограничительного резистора R9, помехоподавляющего конденсатора С1 и защитных диодов V1, V8. Выходы цепей возврата АЧР-А, АЧР-В, АЧР-С через диоды V14, V16, V17 подключены к переключателю S1 "ВОЗВРАТ АЧР", расположенному на лицевой панели узла ЛОГ.

6.2.6. Устройства АЧР-A, АЧР-B, АЧР-C выполнены по аналогичным схемам. Выходами устройств являются соответственно выходы триггеров D6.2, D6.3, D6.4.

Рассмотрим работу устройств АЧР на примере схемы АЧР-A, состоящей из суммирующего коммутатора D2.2, D9, V22 - V29, X10, R25, триггера типа RS D6.2, формирователя возврата D7.1 и формирователя запрета D4.1, V19, R19. На управляющие входы 9 (EX) коммутаторов D2, D5 и на их информационные входы Y поступает логическая единица с резистора R8, разрешая передачу сигналов со входов X коммутаторов на их выходы. На управляющие входы 14 (EY) коммутаторов D2, D5 в нормальном состоянии поступает логический ноль (блокировка отсутствует); при появлении логической единицы в цепи блокировки на выходах всех коммутаторов появляется логическая единица, которая сбрасывает все счётчики задержки. С помощью замыкающих контактов, подключаемых между контактами X3:15 (“ИМ СЧ”) и X3:16 (“ОБЩ”) на лицевой панели узла ЛОГ все счётчики принудительно запускаются, что даёт возможность точно измерить время задержки каждого из устройств.

В нормальном состоянии (при отсутствии запрета АЧР-A) на выходе 04 микросхемы D4.1 логический ноль. При появлении логического нуля на входе узла “F < АЧР-A” (контакты X2:А13,Б13 узла ЛОГ) на выходе 10 микросхемы D.2.2 также логический ноль и счётчик D9 запускается, начиная отсчёт времени задержки АЧР-A. При достижении заданного времени на выходе схемы задержки АЧР-A появляется логический ноль, счётчик D9 самоблокируется и на выходе триггера D6.2 устанавливается логическая единица.

При появлении сигнала запрета работы устройства АЧР-A на выходе элемента D4.1 появляется логическая единица и отсчёт времени задержки прекращается. Сигнал запрета не влияет на состояние триггера D6.2, то есть на состояние устройства после срабатывания АЧР-A.

При появлении логического нуля на входе 12 микросхемы D7.1 (при срабатывании ЧАПВ-A) или на входе 13 микросхемы D7.1 (при замыкании внешних контактов) на выходе 11 микросхемы D7.1 появляется логическая единица и триггер D6.2 сбрасывается в исходное состояние.

Это происходит только при наличии на входе 14 микросхемы D6.2 логического нуля (то есть если измеряемая частота меньше уставки FАЧР-A), в противном случае возврата АЧР-A не происходит.

Устройства АЧР-B и АЧР-C выполнены аналогично и отличаются только отсутствием формирователя запрета.

6.2.7. Рассмотрим работу аналогичных устройств ЧАПВ-A и ЧАПВ-B на примере схемы ЧАПВ-A, состоящей из формирователя D3.1, D5.1, счётчика D16, V55 - V62, X17, R36, логики D18, D19.1, счётчика D21, V78 - V81, X21, R61, триггера типа RS D22.1.

При поступлении сигнала “F > ЧАПВ-А” (контакты X2:А10,Б10 узла ЛОГ) и отсутствии сигнала СБРОС ЧАПВ на входах 5 и 6 микросхемы D3.1 имеются логические единицы, на выходе 13 микросхемы D5.1 логический ноль и счётчик D16 начинает считать импульсы, поступающие на вход CE микросхемы D16.1. При достижении заданного времени счёта на входе 9 микросхемы D18.1 появляется логическая единица. Если перед этим было срабатывание соответствующей АЧР и в настоящий момент эта АЧР ещё не сброшена, на входе 8 микросхемы D18 также логическая единица и на выходе 10 микросхемы D18.1 логический ноль. В исходном состоянии на выходе 3 элемента D18.2, совместно с D19.1 образующего RS триггер, присутствует логический ноль, на выходе D19.1 - логическая единица. При появлении логического нуля на входе 2 микросхемы D18.2 RS триггер меняет своё состояние и логический ноль с выхода 13 микросхемы D19.1 производит возврат соответствующей АЧР. На выходе 11 микросхемы D18.3 появляется логический ноль и счётчик D21 начинает считать импульсы, поступающие на вход CE счётчика D21.1. Через 0.5 с после возврата АЧР на выходе 3 счётчика D21.1 появляется логическая единица и на выходе триггера D22.1 появляется логическая единица, вызывающая срабатывание выходного реле узла ВР и свечение индикатора “ОЧЕР. A” узла ЛОГ. Если до окончания времени очереди ЧАПВ-A, определяемого перемычками на соединителе X21, произойдет снижение частоты ниже FЧАПВ-A, счётчик D16 сбросится, на выходе D18.3 появится логическая единица и сбросятся счетчик D21 и триггер D22.1. Однако при этом состояние триггера D18.2, D19.1 не изменится и при повышении частоты выше FЧАПВ-A произойдет повторный отсчет времени задержки и времени очереди ЧАПВ. При достижении счетчиком очереди ЧАПВ D21 установленного числа на входе 10 микросхемы D19.1 появляется логический ноль и происходит сброс ЧАПВ-А. Сброс происходит также при замыкании внешних контактов или при снижении частоты ниже FАЧР-B.

6.2.8. Устройство D состоит из схемы управления D2.5, D3.3, D4.2, D6.1, X9, V21, R20, X16, V64, R35, счётчика D13, V46 - V53, X13, R32, логики скорости D12.2, R34, триггера D8.2 и в зависимости от режима (см. табл. 3) функционирует следующим образом:

1. Режим реле скорости: при снижении частоты ниже уставки FD на выходах 3 микросхемы D4.2 и 13 микросхемы D2.5 логический ноль и счётчик D13 начинает считать импульсы с частотой, равной частоте измеряемого сигнала. Если до окончания времени счета произойдет снижение частоты ниже уставки FАЧР-A, на всех входах D12.2 появятся логические нули, на выходе D12.2 логическая единица и триггер D8.2 переключится в состояние, при котором на выходе 13 логическая единица и на выходе 12 логический ноль. Сигнал с выхода 13 триггера D8.2 через соединитель X23 поступает на схемы управления выходным реле и индикации устройства D, а с выхода 12 триггера D8.2 через перемычку X4:1 подаётся на формирователь запрета АЧР-А.
   При поступлении сигнала блокировки на выходе триггера D6.1 устанавливается логическая единица и через X9:1, V21 запрещается работа реле скорости, однако сброса триггера D8.2 не происходит. Возврат триггера D6.1 в исходное состояние происходит после снятия блокировки и повышения частоты выше FD.
   Сброс триггера D8.2 возможен при замыкании внешних “сухих” контактов, подключенных между контактами аппаратуры АЧРМ X5:4 "СБРОС D" и X5:3 “-12 В”, а также при повышении частоты измеряемого сигнала выше уставки FD (при установке перемычки X16:2) или выше уставки FЧАПВ-A (при установке перемычки X16:1).
2. Режим АЧР-D: при снижении частоты ниже уставки FD на выходах 3 микросхемы D4.2 и 13 микросхемы D2.5 логический ноль и счетчик D13 начинает считать импульсы с периодом, определяемым перемычками на соединителе X8. При достижении числа, набранного перемычками соединителя X13, на входе 1 счётчика D13.1 сигнал логической единицы и счетчик D13 блокируется. Этот же сигнал через перемычку на соединителе X15 устанавливает триггер D8.2 в состояние, при котором на выходе 13 появляется логическая единица, которая через X23 поступает на схемы управления выходным реле и индикации устройства D.
   Возврат триггера D8.2 возможен при замыкании внешних “сухих” контактов, подключенных между контактами аппаратуры АЧРМ X5:4 "СБРОС D" и X5:3 “-12 В”, а также при повышении частоты измеряемого сигнала выше уставки FD (при установке перемычки X16:2) или выше уставки FЧАПВ-A (при установке перемычки X16:1). Возврат возможен только при повышении частоты выше уставки FD.
3. Режим ЧАПВ-С: при повышении частоты выше уставки FDd на выходах 3 микросхемы D4.2 и 13 микросхемы D2.5 логический ноль и счетчик D13 начинает считать импульсы с периодом, определяемым перемычками соединителя X8. При достижении числа, набранного перемычками на X13, на входе 1 счётчика D13.1 сигнал логической единицы и счётчик блокируется. Этот же сигнал через соединитель X15 устанавливает логическую единицу на выходе 13 триггера D8.2, которая через соединитель X23 поступает на схемы управления выходным реле и индикации устройства D. Логический ноль с выхода 12 триггера D8.2 используется для возврата АЧР-C (при установке перемычки 2-4 на X19) или АЧР-B (при установке перемычки 3-4 на X19).
   Сброс триггера D8.2 возможен при замыкании внешних “сухих” контактов, подключенных между контактами аппаратуры АЧРМ X5:4 "СБРОС D" и X5:3 “-12 В”.
4. Режим реле повышения частоты: при повышении частоты выше уставки FD на выходах 3 микросхемы D4.2 и 13микросхемы D2.5 логический ноль и счётчик D13 начинает считать импульсы с периодом, определяемым перемычками на соединителе X8. При достижении числа, набранного перемычками на X13, на входе 1 микросхемы D13.1 сигнал логической единицы и счётчик блокируется. Этот же сигнал через соединитель X15 устанавливает логическую единицу на выходе 13 триггера D8.2, которая через соединитель X23 поступает на схемы управления выходным реле и индикации устройства D.
   Возврат триггера D8.2 возможен при замыкании внешних “сухих” контактов, подключенных между контактами аппаратуры АЧРМ X5:4 "СБРОС D" и X5:3 “-12 В”, а также при понижении частоты измеряемого сигнала ниже уставки FD (при установке перемычки X16:2).

6.2.9. Схема формирования импульсной АЧР-A представляет из себя дифференцирующую цепь C16, R38, V73, подключенную к выходу устройства АЧР-A, и буферный элемент D4.5. При появлении на выходе АЧР-A логической единицы на выходе D4.5 формируется импульс логической единицы, длительность которого определяется элементами C16, R38. Импульс АЧР-B формируется аналогичной схемой.

Выходы устройств АЧР-A, АЧР-B и формирователей импульсных АЧР через перемычки соединителя X20 и диоды V74 - V77 поступают на соответствующие входы схем индикации и управления выходными реле.

6.2.10. Делитель частоты предназначен для получения из импульсов с периодом 10 мс импульсов с периодом 0.5 с. Счетчики D1.1, D1.2 совместно с элементами V18, V20, R21 образуют делитель частоты на 50. С выхода 12 элемента D1.2 сигнал с периодом 0.5 с поступает на входы счетчиков задержек и входы устройства индикации.

6.2.11. Устройство индикации выполнено на элементах D8.1, D12.1, D14, D15, D22.3, D22.4, D24 - D27, H1 - H9, R66 - R74 и предназначено для индикации состояния устройств узла ЛОГ в настоящее время и срабатывания их в прошлом. Триггер D8.1 формирует прямоугольный сигнал с частотой 1 Гц. На выходе 10 микросхемы D12.1 формируются импульсы логической единицы с периодом 1 с и длительностью 140 мс для входов разрешения "Y" суммирующих коммутаторов D14, D15. Сигнал с выхода 6 микросхемы D12.1 через буферный элемент D26.1 поступает на индикатор H1 и вызывает его мигание с частотой 1 Гц и длительностью 0.5 с, сигнализирующий о нормальной работе формирователей тактовых частот (по этому индикатору удобно также отсчитывать большие интервалы времени, например, уставки по времени ЧАПВ). При поступлении сигнала блокировки свечение H1 прекращается.

Рассмотрим работу устройства на примере схемы индикации АЧР-А.

При срабатывании АЧР-А на входах 4 микросхемы D24.2 и 15 микросхемы D14.2 появляется логическая единица и на выходе триггера D24.2 устанавливается логическая единица. На выходе D14.2 логическая единица и через буферный элемент D26.2 зажигается индикатор H2. После возврата АЧР-A на входе 15 микросхемы D14.2 логический ноль, а на вход 1 продолжает поступать логическая единица с выхода триггера D24.2. Так как на вход 14 микросхемы D14 поступают импульсы с выхода D12.1, индикатор начинает мигать с частотой 1 Гц, индицируя срабатывание реле АЧР-A в прошлом. Сброс триггера D24.2 происходит при нажатии переключателя S2 "СБРОС ИНД" на лицевой панели узла ЛОГ. С помощью элементов C17, V86, R63 происходит автоматический сброс всех триггеров индикации при включении питания. Схемы индикации АЧР-B, АЧР-C, D, ЧАПВ-A, ЧАПВ-B работают аналогично.

Схема индикации очереди ЧАПВ-A выполнена на элементах D25.1, D27.2, H7, R72. Если при отсчете времени очереди частота снизится ниже уставки FЧАПВ-A, на обоих входах D25.1 логический ноль, на его выходе логическая единица и через инвертор D27.2 загорается индикатор H7. Схема индикации очереди ЧАПВ-B работает аналогично.

6.2.12. Устройство управления выходными реле содержит семь одинаковых схем, выполненых на элементах VT1 - VT14, R39 - R45, R47 - R60. При подаче на один из входов устройства логической единицы соответствующая пара транзисторов открывается, что вызывает появление тока в обмотке выходного реле.

• Следующая страница
• Предыдущая страница
• Содержание