Моделирование и верификация цифровых систем на языке VHDL
От производителя
В настоящем издании рассматриваются подготовка тестирующих программ, моделирование и верификация VHDL-описаний проектов цифровых систем, реализуемых на элементной базе сверхбольших интегральных схем и систем на кристалле. Приводятся пошаговые маршруты выполнения различных видов моделирования в системе Questa Sim. Описываются стандарт VHDL’2008 языка VHDL и ориентированный на верификацию язык PSL (язык ассертов) для записи утверждений о свойствах поведения проектируемых цифровых систем. В книгу включено большое число примеров, которые могут быть использованы для совершенствования навыков практической работы в системе Questa Sim при промышленном проектировании.Для студентов, магистрантов и аспирантов, изучающих языки VHDL и PSL и их применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых систем.
Учитывая всё сказанное, предлагается изменить классификацию структурных элементов, изложив п. 6.1.1 стандарта [2] в такой редакции:
6.1.1 В общем случае в ТД, содержащие в основном сплошной текст, включают следующие структурные документы:
- титульный лист;
- разделы:
- предисловие;
- содержание;
- обозначения и сокращения;
- термины и определения;
- разделы, составляющие основное тематического содержание документа;
- приложения;
- ссылочные нормативные документы;
- ссылочные документы;
- библиография,
- лист регистрации изменений.
Кроме устранения классификационных ошибок, данное предложение позволит избежать случаев ошибочной синонимичности, когда титульный лист и лист регистрации изменений могли восприниматься как синонимы термину раздел.
Предложенная классификация должна быть распространена и на текстовые документы, выполняемые по [4], позволяя выпускать их с титульным листом и листом регистрации изменений.